Virtual CPU – Eniac parte 3



Università degli Studi di Roma "Tor Vergata"

Dr.ssa Veronica Marchetti

Le istruzioni di vCPU

 Riprendiamo ad analizzare in dettaglio le istruzioni di vCPU

> Questa descrizione è ovviamente dipendente dalla struttura che è stata definita per la ALU

Il formato delle istruzioni di vCPU

In vCPU ci sono 5 tipi di argomento:

Immediato, registro, indirizzo diretto, indirizzo indiretto, registro indiretto

- Sono suddivise nelle seguenti categorie
 - > Aritmetico logiche
 - > Memorizzazione
 - > Test, salto e controllo del flusso del programma
 - > I/O

Le istruzioni di vCPU

- Presenteremo una tabella per ogni categoria di istruzione.
- Le tabelle sono strutturate nel seguente modo :
 - > Prima colonna: troviamo il codice macchina dell'istruzione
 - > Seconda: troviamo la sua sintassi
 - > Terza: troviamo la semantica scritta in un semplice formalismo
 - > Quarta : sono elencati i flag che possono essere modificati
 - Quinta : troviamo un esempio

Le istruzioni di vCPU

- In tali tabelle sono contenute tutte le possibili varianti di una istruzione relativamente al tipo di argomento.
- Nel presentare e discutere le istruzioni useremo le seguenti convenzioni :
 - > R : per indicare un nome di un registro
 - ➤ N : per indicare un intero relativo positivo in complemento a 2 sui 13 bit dell'argomento appartenente quindi all'intervallo [0, +4095]
 - > Z : per indicare un intero relativo in complemento a 2 sui 13 bit dell'argomento, appartenente quindi all'intervallo [-4096, +4095].

- Per specificare il significato (o semantica) dell'istruzione è utilizzato un semplice formalismo che specifica un'azione costituita da due fasi.
 - > computare una espressione matematica che usa gli operatori tradizionali
 - > assegnare ovvero memorizzare il risultato dell'espressione in un luogo in grado di contenere il dato (registri o memoria)

E' utilizzata la seguente sintassi

expr -> *dest*

expr : è l'espressione da computare

dest: è la destinazione del risultato della computazione

 In alcuni casi l'azione può essere preceduta da una condizione, con l'interpretazione che l'azione viene eseguita solo quando la condizione è verificata

Si parla allora di azione condizionata

$$cond => espr -> dest$$

□ Se non si verifica la condizione cond l'azione associata all'istruzione non viene eseguita

 In questo formalismo adottato per mostrare la semantica l'uso delle parentesi tonde è utilizzato per descrivere la modalità di indirizzamento ad una cella di memoria

Esempi:

- > (123) si riferisce alla cella 123
- > ((123)) indica il contenuto della cella il cui indirizzo è contenuto nella cella 123

- Quando indichiamo il nome di un registro intendiamo riferirci al suo valore
- Il nome di un registro tra parentesi viene interpretato secondo le convenzioni sopra specificate

Esempi:

- se il registro BX contiene il valore 123, allora 27+BX indica la somma tra 27 e 123
- > 27 + (BX) indica la somma fra 27 ed il contenuto della cella di memoria 123
- > (27) + (BX) indica la somma tra il contenuto della cella 27 e quello della cella 123

- Per indicare che un indirizzo si riferisce alle porte di I/O piuttosto che alla memoria, vengono usate delle parentesi quadre attorno al numero di porta
 - □ Con [N] ci si sta riferendo alla porta N
- Quando si necessità di riferirsi contemporaneamente a due registri si utilizza l'operatore ":"
 - > il registro che segue l'operatore memorizza la porzione più bassa, cioè meno significativa, del dato
 - > il registro che precede l'operatore memorizza quella più alta, cioè più significativa (non è possibile inserirla nel primo)

operazione -> BX : AX

- Le parentesi graffe vengono utilizzate per raccogliere gli operandi dei predicati logici di primo ordine
- > **AND**{x,y} Indica l'AND logico applicato bit a bit agli argomenti x e y
- $ightharpoonup OR\{x,y\}$ Indica l'OR logico applicato bit a bit agli argomenti x e y
- XOR{x,y} Indica l'OR esclusivo (XOR) logico applicato bit a bit agli argomenti x e y
- > NOT{x} Indica il NOT logico applicato ad ogni singolo bit dell'argomento x
- Per la semantica che esce dal campo d'azione del formalismo adottato, verrà utilizzata la lingua italiana

Istruzioni aritmetico logiche

- Vediamo ora delle informazioni dettagliate per interpretare correttamente dal punto di vista aritmetico il valore dei flag complessi.
- Ricordiamo preliminarmente come la ALU assegna i valori 0 e 1 a questi flag
- Nel caso di uso dell'Adder
 - CA: è a 1 se il bit di riporto dell'Adder vale 1 nell'ultima operazione, 0 altrimenti.
 - OV: è a 1 se l'ultima operazione ha generato un risultato il cui bit più significativo differisce da entrambi i bit più significativi degli operandi, 0 altrimenti;
- Nel caso di uso del Multiplier
 - CA: viene configurato secondo lo stesso criterio con cui il Multiplier configura OV.
 - OV : viene configurato a 0 quando i bit in R1 e il bit più significativo in R0 sono tutti uguali tra di loro, 1 altrimenti.

Istruzioni aritmetico logiche

□ ADD, SUB, INC, DEC

- ➤ **OV**: Se viene configurato ad 1 indica che la somma ha generato un risultato troppo grande, in modulo, per essere memorizzato in una parola (overflow) e pertanto non è possibile fruirne. Inoltre, quando questo flag è configurato ad 1, il valore degli altri flag semplici perde di significato.
- ➤ CA: Nel caso di operazioni su valori rappresentati in notazione ordinaria (cioè non complementata) indica anch'esso una condizione di overflow. Inoltre, il numero ottenuto affiancando questo bit, come il più significativo, al risultato della ALU in AX, rappresenta sempre il risultato anche in condizioni di overflow.


Istruzioni aritmetico logiche

□ MUL

- > CA : il significato aritmetico di questo flag è lo stesso di OV.
- > **OV**: viene configurato ad 1 se il risultato è contenuto in BX:AX, 0 se è stato possibile memorizzarlo solo su AX. Non esistendo overflow per questa operazione, il significato che viene associato a questo flag è quello di overflow relativamente alla dimensione di una parola.

Criterio di assegnazione degli opcode alle istruzioni

- I codici di operazione sono stati assegnati alle istruzioni in modo razionale e che sia facile ricordare quale sia il codice operativo associato una data istruzione.
- Descriviamo il criterio di assegnazione degli opcode in relazione sia alla classe α che alla classe β.
- Le due classi si distinguono per mezzo
 dell'MSB dell'istruzione: il bit b₂₃



Istruzioni nella classe α (tipologia variabile) Codifica delle operazioni

- La classe α (bit $b_{23} = 1$) permette di rappresentare 2^7 istruzioni differenti
- Le istruzioni possono essere divise nelle seguenti categorie: Prodotti, Somme, Memorizzazione, Logiche ad altro.

- Dei 7 bit disponibili per codificare l'istruzione dedichiamo
 - ➤ b₂₂b₂₁ per rappresentare la categoria
 - ➤ b₂₀...b₁₆ codificano la specifica operazione all'interno della categoria

Istruzioni nella classe α (tipologia variabile) Codifica delle operazioni

In realtà, dato il numero relativamente ridotto di istruzioni appartenenti a questa categoria, i bit dedicati realmente alla codifica di queste sono solamente i bit $b_{20}b_{19}$ e i bit $b_{18}...b_{16}$ sono sempre configurati a 0

I bit b₂₂b₂₁ codificano la categoria
 come illustrato in tabella

Notare che $b_{22} = 1$ contraddistingue le istruzioni aritmetiche

	b_{22}	b_{21}
Prodotti	1	1
Somme	1	0
Memorizzazione	0	1
Logiche ed altro	0	0

Istruzioni nella classe α (tipologia variabile) Codifica delle operazioni

• La codifica delle specifiche operazioni per ognuna delle categorie, realizzata mediante i bit $b_{20}b_{19}$, avviene inoltre come illustrato dalle seguenti tabelle.

Prodotti				Somme		b_{20}	b ₁₉
Tiodotti		i Na	20	Somme	INC	1	1
	34	b ₂₀	b_{19}		DEC	1	0
	DIV	1	1		ADD	0	1
	MUL	1	0		SUB	0	ō

Solo b₁₉ contraddistingue le due istruzioni

b20 = 1 solo per oper. elementari INC e DEC

Memorizzazione

	b_{20}	b_{19}
ST	1	1
LD	0	0

Logiche ed altro

3	b_{20}	b_{19}
AND	1	1
OR	1	0
XOR	0	1
MOD	0	0

Solo il modulo ha entrambi i bit a 0 (non è un'istruzione logica)

Rev. EN - 15gen08

Istruzioni nella classe α (tipologia variabile) Codifica dei registri

In molte istruzioni si ha la possibilità di specificare un registro come argomento. Per fare ciò è necessario assegnare una codifica ad ognuno di esso.

Codifica adottata da vCPU :

	b_{12}	$b_{11}b_{3}$	b_2	b_1	b_0
AX	0	00	0	0	0
вх	0	00	0	0	1
CX DX PC	0	00	1	1	0
$\mathrm{D}\mathrm{X}$	0	00	1	1	1
PC	0	11	1	1	1

 Il registro PSW non ha una codifica in quanto non può essere usato come operando di una istruzione

Istruzioni nella classe α (tipologia variabile) Codifica del tipo di argomento

- Come detto la tipologia dell'argomento delle istruzioni di tipo α viene specificata dai 3 bit di tipo $b_{15}...b_{13}$
- □ b₁₅ identifica la natura dell'argomento dell'istruzione :
 - 1 indica che l'argomento è un nome di registro
 - 0 indica che è un numero naturale
- Gli altri due bit, b₁₄b₁₃, assumono di conseguenza significati diversi in base alla natura dell'argomento

Istruzioni nella classe α (tipologia variabile) Codifica del tipo di argomento

- $b_{15} = 1$ (l'argomento è un nome di registro)
- $b_{14} = 0$, $b_{13} = 0$: il registro contiene l'operando (argomento di tipo registro).
- $b_{14} = 0$, $b_{13} = 1$: il registro contiene l'indirizzo della cella in cui è contenuto l'operando (argomento di tipo registro indiretto)
- $b_{15} = 0$ (l'argomento è un numero naturale)
- $b_{14} = 0$, $b_{13} = 0$: il numero è l'operando (argomento di tipo immediato): è quindi un numero relativo.
- $b_{14} = 0$, $b_{13} = 1$: il numero è l'indirizzo della cella che contiene l'operando (argomento di tipo indirizzo diretto): in questo caso si tratta invece di un numero positivo
- $b_{14} = 1$, $b_{13} = 0$: il numero è l'indirizzo della cella che contiene l'indirizzo della cella contenente l'operando (argomento di tipo indirizzo indiretto): anche in questo caso è un numero positivo

- Con la classe β (bit $b_{23} = 0$) abbiamo a disposizione 7 bit per codificare i codici di operazione e i bit di tipo, $b_{15}...b_{13}$, sempre configurati a 0.
- Questo significa che possiamo codificare al più 2⁷ istruzioni differenti.
- Il set di istruzioni di vCPU si può dividere in quattro categorie:
 - > I/O
 - > Aritmetico-logiche
 - > Salto
 - > Altro

Dei 7 bit disponibili per codificare l'istruzione i bit $b_{22}b_{21}$ codificano la categoria nel seguente modo :

	b_{22}	b_{21}
I/O	1	1
Aritmetico-logiche	1	0
Salto	0	1
Altro	0	0

□ i bit b₂₀...b₁₆ codificano le operazioni specifiche di ogni categoria nelle prossime tabelle vedremo in che modo

□ **I/O**

$$b_{20}$$
 b_{19} b_{18} b_{17} b_{16}

IN 0 0 0 0 1

OUT 0 0 0 0 0

Le due sole istruzioni di questa categoria sono distinte dal valore di b_{16} . Per entrambe queste istruzioni, l'argomento è sempre un numero naturale che identifica il numero di <u>porta</u> sulla quale operare

Aritmetico-logiche

	b_{20}	b_{19}	b_{18}	b_{17}	b_{16}
NOT		0	0	0	1
NEG	0	0	0	0	0

Le due sole istruzioni di questa categoria sono distinte dal valore di b₁₆. Come si vedrà meglio in seguito <u>NOT</u> è l'operazione booleana che <u>complementa</u> l'argomento bit per bit, mentre <u>NEG</u> è l'operazione aritmetica che <u>nega</u> l'argomento

Salto

Questa categoria conta un numero di istruzioni più alto : per questo motivo è bene suddividere i bit $b_{20}...b_{16}$ in tre parti :

- \triangleright prima parte è composta dal solo bit b_{20} , per identificare il tipo di salto;
- ▶ seconda parte è composta dai bit b₁₉...b₁₇ per identificare il tipo di test
- \triangleright la terza, composta dal bit b_{16} , per identificare la modalità del test

- Possiamo distinguere due tipi di salto :
 - > SEMPLICI : sono quelli condizionati dal valore di un singolo flag
 - > COMPLESSI : sono quelli condizionati dal valore contemporaneo di più flag.
- □ Si possono distinguere i due tipi di salto guardando il bit b₂₀ :
- » se è a 0 si sta codificando un test semplice
- > se è a 1 si sta codificando un test complesso

□ Nel caso di test semplice ($b_{20} = 0$) abbiamo le seguenti istruzioni, in base al valore dei bit $b_{19}...b_{16}$

	b_{20}	b_{19}	b_{18}	b_{17}	b_{16}
Salta sempre	0	0	0	0	0
Salta se CA = 1	0	0	0	1	1
Salta se CA = 0	0	0	0	1	0
Salta se $\mathrm{OV}=1$	0	0	1	0	1
Salta se $\mathrm{OV}=0$	0	0	1	0	0
${\rm Salta\ se\ SI}=1$	0	0	1	1	1
Salta se SI = 0	0	0	1.	1	0
${\rm Salta~se~EV}=1$	0	1	0	0	1
Salta se $\mathrm{EV}=0$	0	1	0	0	0
${\rm Salta~se~ZE}=1$	0	1	0	1	1
Salta se $ZE = 0$	0	1	0	1	0

- L' effetto del bit b₁₆ nei test semplici è correlato alla condizione di salto
 - Se b_{16} è = 1, allora il salto avverrà qualora il flag relativo avrà valore 1: analogamente,
 - se b_{16} è = 0, allora il salto avverrà solo se il flag relativo è configurato a 0

□ Veniamo ora al caso dei test complessi ($b_{20} = 1$)

	b_{20}	b_{19}	b_{18}	b_{17}	b_{16}
Salta se CA=0 e ZE=0	1	0	0	0	0
Salta se CA=1 e ZE = 1	1	0	0	1	1
Salta se ZE = 0 e SI = OV	1	0	1	0	0
$Salta\ se\ SI=OV$	1	0	1	0	1
Salta se SI $!= OV$	1	1	1	1	0
Salta se ZE = 1 e SI != OV	1	1	1	1	1

- Si noti che esistono dei test complessi che coincidono con quelli semplici :
 - > JAE e JB sono due istruzioni di salto complesse le cui condizioni coincidono rispettivamente con quelle di JNC e JC.
 - > Per mantenere entrambe le coppie di salto senza compromettere l'unicità della codifica dell'istruzione, vengono assegnate le stesse codifiche ai salti JAE, JNC e a JB, JC.

- Ultima categoria della classe comprende due sottocategorie
 - ➤ La prima contiene due istruzioni che non possono essere classificate in nessuna categoria analizzata precedentemente,
 - > la seconda contiene alcune istruzioni inserite in questa categoria per motivi di opportunità.

Nessuna di queste istruzioni ha un argomento

In particolare, la prima sottocategoria (contraddistinta da $b_{20} = b_{19} = 0$) contiene le istruzioni elencate di seguito

	b_{20}	b_{19}	b_{18}	b_{17}	b_{16}
$_{ m HLT}$	0	0	0	0	1
NOP	0	0	0	0	0

 \Box E' da notare che l'istruzione NOP viene codificata ponendo tutti i bit per l'opcode $b_{23}...b_{16}$ a 0.

La seconda sottocategoria (contraddistinta da $b_{20} = b_{19} = 1$) contiene le istruzioni di complemento dei flag, che in realtà dovrebbero appartenere alla categoria di "Salto", in quanto hanno una funzione relativa ai flag.

	b_{20}	b_{19}	b_{18}	b_{17}	b_{16}
$_{\mathrm{CMC}}$	1	1	0	0	0
$^{\rm CMO}$	1	1	0	0	1
${\rm CMS}$	1	1	0	1	0
CME	1	1	0	1	1
CMZ	1	1	1	0	0

- Il motivo per il quale queste istruzioni appartengono a questa categoria è dato dal fatto che i bit utili alla codifica delle istruzioni di "Salto" risultavano insufficienti.
- Questa insufficienza impediva di dare alla codifica delle istruzioni di salto una struttura logica. Per questo si è preferito spostare questo genere di istruzioni in una categoria relativamente più vuota rispetto a quella dei salti

Eniac

E<u>mulatore</u> di una CPU virtuale progettata e realizzata dal Dott.
 Mauro Codella e Dott. Dario Dussoni nell'ambito delle loro
 Tesi di Laurea con il Prof. Enrico Nardelli.

Attualmente il software è reperibile alla seguente URL :
 http://sourceforge.net/projects/eniac/